7/17/2025, Nouvelles en ligne sur les fibres optiques, motivées par l'évolution rapide des grands modèles et de l'infrastructure informatique de l'IA,Le centre informatique intelligent s'accélère vers une nouvelle ère d'interconnexion avec "la lumière comme noyau"Les circuits intégrés photoniques (PIC) sont devenus une technologie clé pour l'informatique haute performance en raison de leurs avantages de bande passante élevée, de faible consommation d'énergie et de petite taille.le goulot d'étranglement limitant l'application à grande échelle des PIC n'est pas dans la conceptionLes essais traditionnels au niveau des modules ne sont plus en mesure de répondre aux exigences de cohérence et de rendement des puces optiques au silicium,Il s'agit d'une voie clé pour améliorer la capacité de production et accélérer la mise en œuvre des applications..

Cet article fournira une analyse approfondie des tendances de développement et des défis d'essai de l'interconnexion des PIC,et explorer les capacités d'application de la plateforme de sonde automatisée EXFO OPAL dans les essais d'accouplement des bords au niveau des plaquettes, contribuant à la mise en œuvre à grande échelle et efficace des puces photoniques intégrées.

Les goulots d'étranglement et les défis de test liés à la connectivité basée sur l'IA

Contextes de l'industrie
Au cours des dernières années, l'échelle des paramètres des grands modèles d'IA a augmenté de manière exponentielle, la puissance de calcul du GPU a continué d'augmenter, tandis que la bande passante du réseau n'a augmenté que de 1,4 fois,formant une "différence de ciseaux" significative, et le système de réseau devient le principal goulot d'étranglement qui limite l'efficacité des centres informatiques intelligents.notamment les architectures parallèles à grande vitesse basées sur le PIC, est considérée comme une voie clé pour briser les goulets d'étranglement.

Cependant, la mise en œuvre à grande échelle des PIC est confrontée à de sérieux défis, en particulier dans le processus de test.L'échelle de l'intégration et le nombre de canaux ont augmenté, ce qui pose trois problèmes majeurs:
La complexité de fabrication est élevée: une seule puce intègre des milliers de dispositifs optiques, avec une grande surface, plusieurs canaux et un couplage fonctionnel complexe;

Augmentation spectaculaire de la difficulté des essais: l'étape traditionnelle des essais au niveau des modules est en retard, ce qui peut facilement entraîner des déchets de matériaux et de procédés, et il est difficile d'obtenir un contrôle en boucle fermée.

Risque accru de rendement: l'absence de vérification fonctionnelle des systèmes au niveau des plaquettes conduit à l'exposition de puces défectueuses aux dernières étapes du processus, ralentissant le rythme de la production de masse.

Selon les statistiques, le coût du TAP (test, assemblage et emballage) a représenté plus de 80% du coût de fabrication des puces PIC,qui est beaucoup plus élevé que celui des puces électriques traditionnelles.

De la vérification des paramètres à la garantie des fonctions du système

Système d'essai
Afin d'assurer des performances stables et un rendement de fabrication des puces PIC dans des applications de grande complexité, les tests optiques s'effectuent tout au long du processus, de la vérification de la conception à la livraison du module.Selon les différentes étapes et finalités des essais, il peut être divisé en trois étapes et deux types de méthodes.

Trois grandes étapes de test:
Tests au niveau des plaquettes: effectuer la découpe et l'emballage des puces pour se concentrer sur les paramètres optiques de base tels que les pertes d'insertion (IL) et les pertes liées à la polarisation (PDL) afin de détecter les puces défectueuses à un stade précoce,améliorer le rendement, et les coûts de contrôle.

Épreuves au niveau de l'emballage: réalisation après l'emballage des puces pour vérifier l'impact de l'efficacité de l'accouplement, de la contrainte de l'emballage et d'autres facteurs sur les performances,est le maillon clé reliant la fabrication front-end et l'intégration des systèmes back-end.

Test au niveau du module: pour les modules complets (tels que OSFP/QSFP), il vérifie les indicateurs au niveau du système tels que le taux d'erreur en bits (BER), le diagramme oculaire, le TDECQ et la puissance de transmission,qui est une inspection de qualité finale avant de quitter l'usine.

Deux types de méthodes d'essai:
Tests de paramètres: en se concentrant sur la structure du dispositif et les caractéristiques des matériaux, tels que la bande passante, la perte, la vitesse de réponse, etc., sont souvent utilisés pour la vérification de la conception et l'optimisation des processus;

Tests fonctionnels: simuler l'environnement d'application réel pour évaluer les performances globales de la puce à des longueurs d'onde, des débits et des formats de modulation spécifiques,comme le taux d'erreur des bits et le rapport signal/bruit.

La division scientifique des étapes d'essais et l'appariement des méthodes d'essais appropriées sont devenues une stratégie clé pour améliorer l'efficacité et la cohérence de la fabrication de PIC.Surtout au stade de la production en sérieLes tests fonctionnels au niveau des plaquettes deviennent un point de départ essentiel pour briser les goulets d'étranglement des tests et accélérer l'industrialisation.

Les essais fonctionnels avancent et la vérification au niveau des plaquettes devient l'objectif

Tendances technologiques
Avec l'amélioration continue de l'intégration des puces PIC, la complexité et les scénarios d'application,L'industrie s'est mise d'accord sur le fait que les essais fonctionnels au niveau du système doivent passer de l'étape du module traditionnel à l'étape de l'emballage et même de la gaufre.Cette tendance n'est pas seulement le résultat de l'évolution technologique, mais aussi le moyen d'assurer le rendement, de contrôler les coûts et d'obtenir une livraison de haute qualité.

Pourquoi les tests doivent-ils être reportés?

L'avancement des tests permet d'identifier les défauts fonctionnels dès le début de la fabrication, d'éviter que des puces défectueuses ne pénètrent dans des processus coûteux et de réduire fondamentalement les retouches et les déchets.Les avantages spécifiques comprennent::
Contrôle des coûts: dépistage précoce des produits défectueux afin de réduire les pertes importantes au stade de l'emballage et de l'assemblage;

Amélioration de l'efficacité: rationalisation du processus d'essais au niveau des modules et accélération du rythme de livraison des produits;

Assurance de la qualité: détection précoce des écarts au niveau du système afin d'améliorer la cohérence et la fiabilité des puces;

Processus en boucle fermée: test de la rétroaction des données au processus de fabrication pour aider à la conception et à l'optimisation continue des processus.

Défis techniques des tests préalables:
Malgré les tendances évidentes, il existe encore des défis importants pour réaliser la vérification fonctionnelle au niveau des plaquettes, notamment:
Accouplement de haute précision difficile: il est nécessaire d'obtenir un accouplement de bord à perte d'insertion faible et à grande échelle,qui prévoit de meilleures exigences en matière de précision et de répétabilité de l'alignement.

Mesure de l'indice complexe: mesure précise des indicateurs clés au niveau du système tels que BER, TDECQ, facteur Q, IL, RL, PDL, etc.;

Compatibilité élevée avec les plateformes: la plateforme d'essai doit être adaptée à une variété de matériaux (Si, InP, LiNbO3) et de formes d'emballage (CPO, MCM, etc.);

Demandes élevées d'automatisation et d'intelligence: Il est nécessaire de prendre en charge le contrôle parallèle des canaux, la collecte et la liaison de données en temps réel pour atteindre "test et ajustement" et "optimisation en ligne".

Avec l'amélioration continue de la densité des canaux et du taux de transmission, les tests fonctionnels au niveau des plaquettes sont non seulement un outil puissant pour contrôler les coûts,mais aussi une capacité de base pour assurer le rendement et la livraison à grande échelleFace à l'avenir, l'industrie a urgemment besoin de construire une plateforme de test automatisée flexible qui supporte les tests en plusieurs étapes, en plusieurs canaux,et formulaires à accouplement multiples pour promouvoir la mise à niveau globale du système d'essai PIC.

EXFO a construit un système de plateforme de test intelligente PIC

solution
Pour répondre aux besoins des tests fonctionnels, de la vérification au niveau des plaquettes et de la production en série,EXFO a lancé la série OPAL de plates-formes de sondes automatisées pour construire un système de test de bout en bout de la vérification scientifique à la livraison de lotsLa plateforme possède un haut degré d'automatisation, de modularité et des capacités d'expansion flexibles, prend en charge les tests de forme multi-package et le couplage multi-optique des plaquettes à matrices simples à 300 mm,et ouvre la boucle fermée des essais de modules en wafer-emballage, qui est un outil clé pour obtenir une livraison de puces photoniques de haute qualité.

1. Support de forme multi-package: station de sonde de la série OPAL
Plate-forme phare d'essai d'accouplement des bords au niveau de la plaque de pression OPAL-EC
Spécialement conçu pour les essais automatisés de l'accouplement des bords au niveau des plaquettes, la plateforme prend en charge jusqu'à 300 mm de plaquettes, une table tournante à 105° et un accouplement parallèle multicanal,intègre des modules d'alignement à l'échelle nanométrique, des systèmes de caméra double supérieure et inférieure et des fonctions de navigation de mise au point automatique, et possède une résolution d'alignement de 0,5 nm et une précision de positionnement des wafers de 3 nm,amélioration significative de l'efficacité du couplage et de la cohérence des essais.

Applications typiques: essais par lots de dispositifs au niveau des plaquettes tels que les modulateurs optiques au silicium et les MRR; dépistage et vérification à grande échelle des scénarios d'IA, de communication et de détection par PIC;Vérification rapide des ports multiples, couplage de bord à haute densité au niveau de la galette.

Ceci est une vidéo, veuillez accéder au lien vers le contenu correspondant de l'article pour voir
OPAL-MD examiner une plateforme de test multi-puces qui relie R&D et production de masse
Il convient aux essais multi-matrice ou à des essais de paquets complexes (tels que MCM, CPO) et convient aux essais pilotes et à la production en série de spinnballs à faible volume.La plateforme prend en charge les tests parallèles multi-puce, le logiciel de contrôle automatisé PILOT intégré, couvrant l'ensemble du processus de guidage des puces, d'étalonnage, d'exécution et d'analyse des données,et possède des capacités de configuration flexibles pour répondre aux besoins de vérification des lots des structures d'emballage complexes.

Applications typiques: projet MPW tape-out et évaluation de module intégré multi-puce; CPO à grande vitesse et tests de fonctions d'emballage complexes; modules de télécommunications, champs de conduite autonomes,et ainsi de suite.

OPAL-SD Flexible plateforme pour la recherche scientifique et la validation à faible volume

Une plateforme de sonde semi-automatisée d'entrée de gamme pour les universités, les instituts de recherche et les équipes de start-up,d'une largeur d'environ 1 mm,La plateforme prend en charge le fonctionnement manuel et semi-automatique et est équipée de sondes optiques/électriques modulaires pour un alignement précis et une commutation flexible.Le logiciel de test PILOT intégré prend en charge le contrôle automatique de base, l'acquisition et l'analyse de données, ce qui en fait un choix idéal pour la vérification de la recherche scientifique et l'incubation de la technologie.

Applications typiques: évaluation précoce de la conception et vérification fonctionnelle des puces PIC; expériences pédagogiques, incubation de technologie et dépistage des processus; recherche académique,essais de développement de démarrage à faible volume.

Ceci est une vidéo, veuillez accéder au lien vers le contenu correspondant de l'article pour voir

2. Plateforme logicielle PILOT: un centre de test intelligent basé sur les données

PILOT est le logiciel de contrôle de base d'EXFO spécialement conçu pour la plateforme de sonde OPAL, qui passe par la configuration des tests, le contrôle des équipements, l'exécution des processus, l'analyse des données et la génération de rapports,et construit un système automatiséSon architecture modulaire et sa forte interopérabilité supportent l'ensemble du processus de test, de la matrice unique à la plaque, de la R&D à la chaîne de production.Ses principales compétences comprennent::

Automatisation des procédés et contrôle conjoint des équipements: lecture automatique des dessins CAO, identification des dispositions des matrices et liaison des lasers, des détecteurs d'erreur de bits,les compteurs de puissance et autres équipements permettant de contrôler l'ensemble du processus d'alignement, l'étalonnage et l'acquisition.

Scripts flexibles et planification simultanée: le module de séquenceur intégré prend en charge les scripts Python/Excel, le parallélisme multi-thread et la planification des séquences de test,adaptation aux scénarios multicanaux.

Gestion structurée des données: base de données cloud/locale intégrée pour centraliser la gestion des plans de test, des définitions des composants, des paramètres de configuration et des résultats des tests,et de soutenir la collaboration sur plusieurs sites et l'analyse des données traçables.

Optimisation des tests de saut basée sur l'IA: PILOT est nativement compatible avec des outils d'IA qui peuvent former et déployer des modèles, identifier des modèles de défauts, prédire les résultats et ignorer intelligemment les tests redondants,amélioration significative du rendement et de l'efficacité des essais.

Écosystème d'interopérabilité solide: il peut être intégré de manière transparente à Excel, MATLAB, Power BI et à d'autres outils pour aider les utilisateurs à effectuer efficacement l'analyse des données et la génération de rapports.
La plateforme PILOT a vraiment réalisé le saut de " vérification statique " à " réglage dynamique des paramètres ", de " test à point unique " à " collaboration de processus ",et est le noyau du logiciel qui prend en charge l'industrialisation des tests automatisés de puces PIC au niveau des plaquettes.

Gestion des données structurées: les bases de données intégrées dans le cloud/local permettent une gestion centralisée des plans de test, des définitions des composants, des paramètres de configuration et des résultats des tests,soutien à la collaboration sur plusieurs sites et à l'analyse des données traçables.

Optimisation des tests de saut pilotés par l'IA: PILOT est nativement compatible avec les outils d'IA et peut former et déployer des modèles pour identifier les modèles de défauts, prédire les résultats, ignorer intelligemment les tests redondants,et améliorer considérablement le rendement et l'efficacité des essais.

Écosystème d'interopérabilité solide: peut s'intégrer parfaitement à des outils tels qu'Excel, MATLAB, Power BI, etc., aidant les utilisateurs à effectuer efficacement l'analyse des données et la génération de rapports.
La plateforme PILOT a réellement réalisé une transition de "vérification statique" à "réglage dynamique des paramètres" et de "test en point unique" à "collaboration de processus",et est le noyau logiciel de base soutenant l'industrialisation des tests d'automatisation des puces PIC au niveau des plaquettes.

3Plateforme de test CTP10: moteur de test fonctionnel de haute précision
CTP10 est une plateforme de test de dispositifs photoniques haute performance lancée par EXFO, spécialement conçue pour les résonateurs à micro-anneaux MZI、La conception de la vérification des paramètres des dispositifs passifs et actifs tels que les filtres et les VOA présente les avantages d'une grande précision, une large couverture et une forte évolutivité, et est l'un des moteurs de test clés pour la vérification fonctionnelle des PIC.
Résolution sous picomètre: prend en charge la numérisation spectrale de 20 fm pour répondre aux tests de réponse de domaine de fréquence précis des dispositifs à micro-anneaux à haute Q;

couverture à longueur d'onde ultra large: couverture à bande complète de 1240-1680 nm, adaptée à plusieurs scénarios d'application tels que les télécommunications, la communication de données et la biosensibilisation;

une plage dynamique ultra élevée: > 70 dB plage dynamique de perte d'insertion, capable de mesurer plusieurs paramètres tels que IL, PDL et réponse spectrale en une seule analyse;

Prise en charge d'un réseau multicanal: prend en charge la mesure parallèle de plus de 100 canaux, adapté aux exigences de test d'un réseau de dispositifs à haute densité tels que les AWG et les commutateurs optiques;

Étalonnage de la stabilité et de la traçabilité du laser: intégré dans le module d'étalonnage du laser et de la puissance DFB, permettant d'obtenir une stabilité de la sortie et une traçabilité complète des données du processus.

Le CTP10 adopte une conception modulaire, prend en charge le double contrôle de la ligne de commande SCPI et de l'interface graphique GUI, et s'intègre parfaitement au logiciel PILOT.environnements de production pilote et de production de masse, et est la solution de référence dans les tests PIC actuels qui combine précision, rapidité et évolutivité.

Avec l'augmentation continue de l'intégration et de la complexité des puces PIC, les tests passent de la "post validation" traditionnelle à la "pre-embedding".Plateforme de mesure CTP10, et le logiciel d'automatisation PILOT pour construire un système d'essai intelligent couvrant les plaquettes aux systèmes, réalisant un couplage de haute précision, un parallélisme multicanal, une analyse assistée par l'IA,et la prise de décision fondée sur les données, accélérant la transition des puces PIC du laboratoire vers les applications à grande échelle.Les tests évoluent d'un outil auxiliaire à une force centrale qui conduit à l'optimisation des processus de fabrication de photons et à la collaboration industrielle..